机译:设计师的高速串行链接生存指南
IDI;
机译:集成高速串行I / O:SOC设计人员无需捕捉
机译:用于高速串行链路的信号调节器:Leo Wong客观地了解了一些可用的串行链路替代方案,并讨论了选择合适的信令方案时应遵循的标准
机译:时钟和数据恢复电路的基础知识:探索高速串行链路
机译:用作高速串行链路的EBG波导互连性能的研究
机译:高速串行链路中的串扰缓解技术。
机译:在增强的miR-155骨架中改善了人工microRNA的敲除能力:有效的多靶标RNAi的设计指南
机译:用于可扩展神经形态系统的商用FPGA上具有流控制和时钟校正功能的高速位串行双向LVDS链路上的多个AER握手通道