首页> 外文期刊>Printed Circuit Design >Boundary-Scan Layout Tips
【24h】

Boundary-Scan Layout Tips

机译:边界扫描布局技巧

获取原文
获取原文并翻译 | 示例
       

摘要

Today's component densities preclude the incorporation of sufficient test points on the board that would allow for adequate electrical test capability. The Institute of Electrical and Electronics Engineers (IEEE) published the 1149 specification, pertaining to boundary scan as a method to address the issues of reduced test-point access.
机译:当今的组件密度使得无法在板上集成足够的测试点,而这些测试点将具有足够的电气测试能力。电气和电子工程师协会(IEEE)发布了1149规范,该规范与边界扫描有关,是解决减少测试点访问问题的一种方法。

著录项

  • 来源
    《Printed Circuit Design》 |2009年第8期|32-32|共1页
  • 作者

    MARK LAING;

  • 作者单位

    Systems Design Division;

  • 收录信息
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号