放送業界用H．264／AVCエンコーダLSIにおける動き検出・動き補償部の構成法

摘要

あらまし　本論文では，複数参照ピクチャ・可変ブロックサイズに対応する動き検出及び動き補償処理，及びそのハードウェア構成について述べる．本構成は，H．264／AVCハイ4：2＝2プロファイル及びMPEG－24：2：2プロファイルに対応した放送業界用エンコーダLSIに向けて開発した．8×8ブロック単位のテレスコピック整数精度探索と，8×8ブロック動きベクトル（MV）をベースとした包含的な可変ブロックサイズ小数精度探索の組合せにより，演算量を削減しながらも全探索にせまる高い符号化効率を維持している．小数精度探索の制御にはデュアルSIMDプロセッサを使用し，ブロックモード判定処理の柔軟性を高めている．本LSIは90nmCMOSプロセスを用いて開発され，放送業界向けHDTVエンコーダ装置に採用された．