...
机译:低功率尖峰神经元和双稳态突触的VLSI阵列,具有依赖于尖峰时序的可塑性
VLSI; array signal processing; neural chips; protocols; VLSI array; address-event representation; asynchronous communication protocol; asynchronous event based communication infrastructure; bistable synapses; low-power spiking neurons; neuromorphic circuits; spike;
机译:铁电隧道结突起的穗定时依赖性突触可塑性的穗状依赖性
机译:尖峰神经元和尖峰时序相关可塑性的CMOL实现
机译:脉冲形状和时序对离子传导忆阻器作为突触的尖峰时序相关可塑性响应的依赖性
机译:神经形态VLSI多神经元架构的混合模拟/数字Spike-Timing依赖塑性学习电路
机译:依赖于峰值计时的可塑性产生的网络结构。
机译:突触以外的穗状依赖于可塑性–内在神经元兴奋性的突触前和突触后可塑性。
机译:低功率尖峰神经元和双稳态突触的VLSI阵列,具有依赖于尖峰时序的可塑性