机译:具有异构矢量宽度的VLIW ASIP的构建和开发
Eindhoven University of Technology, Den Dolech 2, 5612 AZ Eindhoven, The Netherlands;
Eindhoven University of Technology, Den Dolech 2, 5612 AZ Eindhoven, The Netherlands;
Eindhoven University of Technology, Den Dolech 2, 5612 AZ Eindhoven, The Netherlands;
Eindhoven University of Technology, Den Dolech 2, 5612 AZ Eindhoven, The Netherlands;
Eindhoven University of Technology, Den Dolech 2, 5612 AZ Eindhoven, The Netherlands;
Universidade Federal do Rio Grande do Sul (UFRGS), Porto Alegre, Brazil;
VLIW; ASIPs; Vector processing; DLP; SIMD;
机译:基于可扩展VLIW DSP架构的多媒体应用的ASIP方法
机译:基于可扩展VLIW DSP架构的ASIP多媒体应用方法
机译:利用空闲硬件为VLIW处理器提供低开销容错
机译:具有多个向量宽度的VLIW asip的构造和开发
机译:群集VLIW ASIP数据路径的编译器辅助设计空间探索算法。
机译:日本鹌鹑MC1R和ASIP真核表达载体的构建及其羽色的调控
机译:具有异构矢量宽度的VLIW ASIP的构建和开发