机译:在FPGA上高效实现常规且易于扩展的分类网络
Univ Aveiro, IEETA, Dept Elect Telecommun & Informat, P-3810193 Aveiro, Portugal;
Univ Aveiro, IEETA, Dept Elect Telecommun & Informat, P-3810193 Aveiro, Portugal;
FPGA; Parallel processing; Sorting networks; Pipeline;
机译:用于触发器应用的FPGA上高性能,次微秒的深神经网络的实现
机译:在FPGA上大规模实现尖峰神经网络的挑战
机译:高性能常规网络中可扩展广播的仿真研究
机译:分类网络的内在演进:一种针对FPGA的新颖的完整硬件实现
机译:可扩展的高性能无内存IP地址查找引擎,适用于FPGA实现。
机译:HipMCL:大规模网络的马尔可夫聚类算法的高性能并行实现
机译:FPGA上卷积三元神经网络的可扩展高性能架构
机译:大曲率圆轨迹模式识别方案及基于散列分类器的FpGa实现