...
机译:在FPGA和SoC器件上实现高效的SR锁存PUF
George Mason Univ, Dept Elect & Comp Engn, Fairfax, VA 22030 USA;
George Mason Univ, Dept Elect & Comp Engn, Fairfax, VA 22030 USA;
George Mason Univ, Dept Elect & Comp Engn, Fairfax, VA 22030 USA;
PUF; Xilinx FPGAs; Zynq SoC; SR -Latch; Metastability; Key generation;
机译:使用瞬态效应环形振荡器和可编程延迟线改善基于FPGA的SR锁存PUF的性能
机译:使用每器件配置在FPGA中基于PUF的高效密钥生成
机译:使用FSM的混合PUF来增强认证,用于保护SOC FPGA的IPS
机译:基于FPGA的安全且区域高效的SR锁存PUF
机译:SoC-FPGA中用于确保片上存储器安全的体系结构的设计和实现
机译:穿戴式设备JPEG基线编码器的FPGA实现
机译:高效实现TLSv1.2协议的低成本SOC-FPGA与ECC_AES支持安全的物联网协调员