一种高效能的FPGA毛刺PUF设计与实现

摘要

物理丌可克隆函数(PUF)因其特有的唯一性和丌可克隆性在诸多硬件安全领域有广泛应用前景,针对仲裁器PUF和环形振荡器PUF面积消耗大的弱点.本文在毛刺PUF设计架构基础上,充分利用现场可编程门阵列(FPGA)中片(Slice)内结构和片间互联矩阵特性,提出一种高资源利用率的毛刺PUF电路设计结构,将单个可编程逻辑块(CLB)输出提高至2比特.实验结果显示,利用Xilinx公司Virtex-5芯片实现128位比特输出,在保持原有的较高唯一性(49.61％)和稳定性(97.97％)的前提下,生成单位比特需要消耗的硬件资源减少了50％.