...
机译:具有多输出Bang-bang相位检测器的低复杂度锁定加速数字PLL
Sogang Univ, Dept Elect Engn, Seoul, South Korea|Southern Univ Sci & Technol, Dept Elect & Elect Engn, Shenzhen, Peoples R China;
Southern Univ Sci & Technol, Dept Elect & Elect Engn, Shenzhen, Peoples R China;
Sogang Univ, Dept Elect Engn, Seoul, South Korea;
ADPLL; Digital phase-locked loop (DPLL); Bang-bang phase detector; DCO; Frequency synthesis; TDC-less;
机译:一个具有Bang-Bang鉴相器和560集成抖动的2.9–4.0 GHz小数N数字PLL,功耗为4.5 mW
机译:Bang-Bang PLL中相位检测器滞后的分析和建模
机译:Bang-Bang PLL中基于Markov链的相位检测器增益推导
机译:低复杂度快速锁定数字PLL,具有多路输出Bang-bang相位检测器
机译:用于频率合成的Bang-Bang全数字PLL
机译:低复杂性3级过滤器组设计可有效恢复数字助听器的可听性
机译:具有Bang-Bang鉴相器和560fsrms集成抖动的2.9至4.0GHz小数N数字PLL,功耗为4.5mw