...
机译:具有钳位二极管的集成SRAM编译器,可减少纳米CMOS工艺中的泄漏和动态功耗
School of Urban Rail Transportation, Soochow University, Suzhou 215006, People's Republic of China;
机译:具有二极管串ESD检测功能的电源轨ESD钳位电路,可克服40nm CMOS工艺中的栅极漏电流
机译:低泄漏二极管串的设计,用于0.35- / splμ/ m硅化物CMOS工艺的电源导轨ESD钳位电路
机译:低泄漏二极管串的设计,用于0.35-μm硅化物CMOS工艺中的电源轨ESD钳位电路
机译:使用反向体偏置技术漏电二极管的SRAM电池漏功率改进
机译:架构和编译器支持使用微处理器中的电源门控来减少泄漏
机译:采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
机译:一种新的非对称sRam单元,用于降低FpGa中的软错误和漏电功率