机译:用于可变块大小运动估计的低成本架构
Department of Computer Architecture, Electronics and Electronic Technology, University of Cordoba, 14071,Cordoba, Spain;
advanced video coding (AVC); variable block size motion estimation (VBSME); MPEG; FPGA;
机译:具有低成本存储组织的H.264 / AVC中用于可变块大小运动估计的VLSI架构
机译:用于H.264 / AVC的细粒度可扩展且低成本的可变块大小运动估计体系结构
机译:基于资源共享方案的面向H.264可变块大小运动估计的低功耗架构
机译:具有低成本内存组织的H.264 / AVC中可变块大小运动估计的VLSI架构
机译:高吞吐量架构,用于可变块大小运动估计
机译:基于可重构逻辑的新型低成本体系结构的实时代数导数估计
机译:可变块大小运动估计的可扩展和低成本设计方法(VBsmE)
机译:当块大小为3时,BIB设计具有可变支持大小。