机译:硬件H.264 / AVC编码器的自适应计算可缩放运动估计和补偿的优化
Warsaw Univ Technol, Inst Radioelect, Nowowiejska 15-19, PL-00665 Warsaw, Poland;
Acad Business & Finance VISTULA, Fac Engn, Stoklosy 3, PL-02787 Warsaw, Poland;
Video coding; Motion estimation; H.264/AVC; FPGA; Very large-scale integration (VLSI); Architecture design;
机译:硬件H.264 / AVC编码器的自适应计算可扩展运动估计
机译:H.264 / AVC视频编码的可计算缩放运动估计算法
机译:通过使用图形处理单元和专用硬件的并行H.264 / AVC快速速率失真优化的运动估计
机译:H.264 / AVC自适应运动估计和补偿的硬件实现
机译:H.264 / AVC视频编解码器的自适应运动估计架构。
机译:具有漂移补偿的鲁棒H.264 / AVC视频水印方案
机译:硬件H.264 / AVC编码器的自适应计算可缩放运动估计和补偿的优化