...
机译:网络处理器设计中的架构级性能/功耗折衷
Dept. of Computer Science and Technology, Harbin Institute of Technology, Harbin 150001, China;
network processor design; performance/power simulation; tradeoff evaluation; optimization;
机译:网络处理器设计中的架构级性能/功耗折衷
机译:STT-RAM单元的性能,功率和可靠性的折衷取决于体系结构级别的要求
机译:体系结构级功率,面积和热仿真框架及其在片上网络设计探索中的应用
机译:10.3异构多处理四核CPU和双GPU设计可在28nm移动应用处理器中实现最佳性能,功耗和热折衷
机译:CDMA ad hoc网络:设计和性能之间的权衡。
机译:无线传感器网络中具有缓冲器/通道感知的联合时延功率折衷分析及其FPGA实现
机译:3-D IC配电网络的物理设计权衡
机译:集成设计环境,用于评估传感器网络应用的功耗/性能折衷