机译:基于高级合成的内存管理框架中伪日志图像转换硬件加速器的设计
Politecn Torino, Microelect Grp, Dept Elect & Telecommun, I-10129 Turin, Italy;
UJF, Grenoble INP, CNRS, TIMA Lab, F-38031 Grenoble, France;
UJF, Grenoble INP, CNRS, TIMA Lab, F-38031 Grenoble, France;
Politecn Torino, Microelect Grp, Dept Elect & Telecommun, I-10129 Turin, Italy;
high-level synthesis; design space exploration; image processing hardware; nonlinear kernels; pseudo-log image transform; memory optimization; memory management framework; memory hierarchy;
机译:在硬件加速器的高级综合过程中自动生成芯片上监视器的统一设计流程
机译:确保硬件加速器的安全:高级综合的新挑战
机译:LogCA:硬件加速器的高级性能模型
机译:基于HLS的内存管理框架中的伪日志图像转换IP设计
机译:硬件加速器自动化设计和优化的体系结构框架
机译:用于计算内存硬件加速器的神经核心模拟器:验证和基准
机译:PPMC:对多加速器的硬件调度和内存管理支持