...
机译:FPGA和ASIC中的AES迭代和完全流水线的高吞吐量高效架构
Natl Inst Technol Rourkela, Dept Elect & Commun Engn, Rourkela 769008, Odisha, India;
Natl Inst Technol Rourkela, Dept Elect & Commun Engn, Rourkela 769008, Odisha, India;
Natl Inst Technol Rourkela, Dept Elect & Commun Engn, Rourkela 769008, Odisha, India;
AES; composite field arithmetic; S-box; FPGA; iterative; pipelined;
机译:PSP:并行子管线架构,用于FPGA和ASIC上的高吞吐量AES
机译:FPGA上AES算法的超高吞吐量和全流水线实现
机译:使用折叠并行架构实现高吞吐量的AES算法的FPGA实现
机译:通过FPGA上的流水线Karatsuba乘法器提高AES-GCM的吞吐量
机译:使用多个FPGA进行大型ASIC逻辑仿真的快速原型架构和方法。
机译:高效的BinDCT硬件架构探索和FPGA实现
机译:使用FPGA的高效和高速关键独立的AES验证的加密架构
机译:用于FpGa和asIC中超长FFT的高效架构