机译:数字脉冲压缩芯片的ASIC设计与实现
School of Information Science and Technology, Beijing Institute of Technology, Beijing 100081, China;
digital pulse compression (DPC); block-floating-point algolithm; ASIC design;
机译:带通雷达信号数字脉冲压缩的设计和EPGA实现
机译:基于改进正交变换的HF线性调频雷达数字脉冲压缩设计与FPGA实现
机译:基于CORDIC的线性调频雷达数字脉冲压缩设计与FPGA实现
机译:带有实时旁瓣抑制最优滤波器的脉冲压缩雷达波形数字发生器和处理器的设计与实现
机译:用于单芯片混合模拟/数字移动无线电基带数据解调器的模拟信号处理电路的设计和实现。
机译:基于FPGA的脉冲电子顺磁共振应用时序脉冲编程器的设计与实现
机译:用于带通雷达信号的数字脉冲压缩的设计和EPGA实现
机译:定制设计在asIC芯片中的作用