...
机译:多核片上网络路由器的性能探索
Department of Electronics and Communication Engineering PSG College of Technology Coimbatore, India;
Department of Electronics and Communication Engineering Indus College of Engineering Coimbatore, India;
Multi-Core; System on Chip; on - chip communication; Network on Chip; Pipeline; FPGA; Power; Flit size; Slack time;
机译:芯片路由器上多核网络的性能探索
机译:用于多核系统的软容错片上网络路由器管道
机译:消费电子设备的片上网络:基于同步和异步片上网络的系统的体系结构和性能探索
机译:多核混合光子片上网络(2D-PHENIC)的高效路由器架构,设计和性能探索
机译:基于片上网络的多核处理器的低成本拥塞控制技术。
机译:使用蚁群优化(ACO)路由器芯片的无线传感器网络中的路由
机译:用于多核体系结构的容错片上网络路由器体系结构
机译:用于高性能辐射可存活多核处理器系统的光子网络片上网络。