机译:高速可重构处理器的计算单元设计
Lecturer in E.C.E, Govt.Polytechnic for Women, Andhra Pradesh, India;
GPPs; ASICS; FPGAs; RFUs; Reconfigurable computing; Configurable processors; RFU coupling;
机译:用于浮点FFT / IFFT和DCT / IDCT计算的流水线面积高效且可重新配置的处理器
机译:动态可重构片上网络设计:计算处理和通信的创新
机译:解决组合计算问题的可重构处理器的设计与实现
机译:面向问题的可重构硬件计算单元的设计方法
机译:可重新配置的高速处理和光学数据的噪声消除
机译:加速多维RF脉冲设计并行传输的多个图形处理单元使用并发计算
机译:可重配置处理单元与可重配置互连
机译:用于机器人计算的高度并行可重新配置的计算机体系结构,具有多个处理器单元,每个处理器单元具有多个处理器的左右集合