机译:带有QPP交织器的Turbo解码器的高性能VLSI架构
Thapar Univ, Elect & Commun ECE Dept, Patiala, Punjab, India;
Thapar Univ, Elect & Commun ECE Dept, Patiala, Punjab, India;
turbo decoder; QPP; retiming; parallel window; sliding window;
机译:用于并行Turbo解码架构的QPP交错器设计
机译:低延迟MAP Turbo解码器的并行交织器设计和VLSI架构
机译:用于并行turbo解码器的新型QPP交织器
机译:LTE Turbo解码器的QPP交错器的高效VLSI架构
机译:用于Turbo代码解码器,LDPC代码解码器和列表球形解码器的VLSI架构
机译:VLSI实现高性能非线性图像缩放算法
机译:低延迟地图Turbo解码器的并行交织器设计和VLSI架构