...
机译:使用3_2压缩机的高速签名乘法器的设计与实现
Department of ECE SITE Tadepaliigudem Andhra Pradesh India;
Department of ECE SITE Tadepaliigudem Andhra Pradesh India;
Department of ECE SITE Tadepaliigudem Andhra Pradesh India;
Compressor Fractional Fixed Point Format Q-Format; Urdhava Tiryakbhyam; Vedic Multiplier;
机译:使用3_2压缩机的高速符号乘法器的设计与实现
机译:带符号和无符号数字超高速携带保存阵列乘法器的设计与实现
机译:通过低速大规模测试对部分速度下运行的高速压缩机进行套管处理设计的新方法
机译:通过原始实例化实现FPGA速度的高效区域有符号数字加减逻辑的FPGA结构意识设计和实现
机译:开发S3D和相关设计方法,以高效地进行三维高速压缩机叶片的空气动力学设计。
机译:减少特征量的限速信号识别高效实时算法设计
机译:低速轴流压缩机的设计和评估:高速表示和端壁流量控制研究