...
机译:使用Virtex-5 FPGA的高级加密标准算法的高效硬件实现
King Saud University, College of Engineering, Department of Electrical Engineering, Riyadh 11421, Saudi Arabia;
King Saud University, College of Engineering, Department of Electrical Engineering, Riyadh 11421, Saudi Arabia;
advanced encryption standard (AES); FPGA; VHDL; Virtex-5;
机译:使用Virtex-5 FPGA的高级加密标准算法的高效硬件实现
机译:一种在可重配置硬件上有效实现高级加密标准算法的并行但流水线架构
机译:使用Virtex-5和Virtex-6 FPGA有效实现基于S-Box的质数减少残差|科学出版物
机译:Virtex-5 FPGA的高级加密标准算法
机译:FPGA使用混合方法实现高级加密标准算法
机译:轻量级块加密算法LEA的高效硬件实现
机译:用于数据加密标准的硬件实现的FPGA的高效用途