...
机译:具有故障检测功能的面积有效的单精度浮点复数除法器的FPGA实现
Pillai HOC College of Engineering and Technology, HOCL Colony, Rasayani, Via. Panvel, Raigad Dist., Maharashtra, India;
Mar Baselios College of Engineering and Technology, Peermade, Idukki, Kerala, India;
module reuse; complex division; IEEE 754; FPGA; fault detection;
机译:FPGA上具有双精度乘法器的区域有效架构,并具有运行时可配置的双精度支持
机译:硬浮点FPGA的单精度对数和指数架构
机译:OptiFEX:一种框架,用于在具有最佳指数/尾数宽度的FPGA上探索面积有效的浮点表达式
机译:四倍精度浮点乘法器的高效FPGA设计
机译:含咖啡因的FPGA:用于训练和推理卷积神经网络的FPGA框架,具有降低的精度浮点算法
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:高效IEEE 754复杂除法器的FPGA实现
机译:针对在Xilinx-Virtex系列现场可编程门阵列(FpGa)器件中实现的复杂设计的单事件分析和故障注入技术。