机译:标准单元锁相环设计,分析和高级综合工具(CellPLL)
Bogazici Univ, Dept Elect & Elect Engn, BETA Lab, Istanbul, Turkey;
Bogazici Univ, Dept Elect & Elect Engn, BETA Lab, Istanbul, Turkey;
All-digital phase locked loop; High-level synthesis; Phase domain model; Phase noise estimation;
机译:采用标准0.25μmCMOS技术的动态逻辑相频检测器对低功耗全数字锁相环进行分析和设计
机译:在环路中使用带有标准反馈方法的滤波器进行频率合成的软件锁相环
机译:次谐波注入锁相技术的K波段低相位噪声锁相环的设计与分析
机译:黑匣子标准电池合成的数字延迟锁定环路的设计与表征
机译:利用CMOS技术设计重影消除芯片的锁相环(PLL)
机译:基于闭环正弦相位调制和Serrodyne反馈相位调制的SMF-28单模标准光纤上的去偏振干涉式光纤陀螺仪(IFOG)的理论设计用于战术和工业级应用
机译:单相并网变换器的动态相量分析和锁相环设计
机译:二阶数字锁相环的分析与设计