机译:锁相环系统中环路滤波器的推导和设计
Department of Electrical and Computer Engineering, Queen's University, Kingston, Canada;
Discrete Fourier transform (DFT); Newton's method; PLL; enhanced phase-locked loop (PLL) (EPLL); in-loop filters; windowing;
机译:通过使用环路内多个延迟信号抵消滤波器来动态增强单相和两相增强锁相环的性能
机译:VC-1重叠平滑和环路内解块滤波器的分析和高效架构设计
机译:分数阶环路滤波器的锁相环设计与性能研究
机译:嵌入式系统中的HEVC环路滤波器GPU并行化
机译:一种用于环路滤波的新型自适应三边滤波器。
机译:基于深卷积神经网络的VVC环路滤波
机译:具有保证锁定范围的锁相环的环路滤波器设计
机译:具有环路时分数字计算机的天线指向系统的可行性研究与设计