机译:使用单电子阈值逻辑门和混合SET-MOS电路的逻辑功能的实现方面
Jadavpur Univ, Dept Elect & Telecommun Engn, Kolkata, India;
RCCIIT, Dept Elect & Commun Engn, Kolkata, India;
Manipur Univ, Manipur Inst Technol, Dept Elect & Telecommun Engn, Imphal, Manipur, India;
Jadavpur Univ, Dept Elect & Telecommun Engn, Kolkata, India;
delay; hybrid SET-MOS; Island States; Single electron transistor (SET); programmable logic array (PLA); power dissipation; SIMON; stability plot; threshold logic gate (TLG);
机译:使用包含三栅极单电子晶体管(TG-SET)和MOSFET的混合电路的多值逻辑电路
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:基于单电子阈值逻辑的可编程逻辑阵列的可靠性方面和性能分析
机译:第40章单一电子阈值基于逻辑和SET-MOS混合的基于半音的比较研究
机译:使用阈值逻辑门的节能数字电路设计。
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:集成光学逻辑门。四种光学逻辑功能的演示