独立したゲートをもつダブルゲートトランジスタによるシステムlsiの新レイアウト詏計法

摘要

FinFET以上の高密度化が実現できる独立したゲートをもつダブルゲートトランジスタの新レイアrnウト法を提案した．新方式では，一方のゲート配線の上に厚い絶縁膜を介して別のゲート配線を形成することにrnより，パターン面積を縮小できる．パタ一ン面積の縮小効果をインバータ，NAND，NOR等の基本回路で定量rn的に検証し，パターン面積が平面型の27%，FinFETの78%と大幅に低減できることが分かった．またこれらrnの基本回路の組合せで構成される通信用システムLSI，DRAM用バッファ回路，1 bit Full-Adderへの適用検rn討を行ったところ，従来の平面型トランジスタを用いた場合のそれぞれ49%,16%,55%にパターン面積が縮小rnできることが分かった．