机译:子图同构问题在定制电路设计中的权衡
Department of Knowledge-based Information Engineering, Toyohashi University of Technology, Toyohashi-shi, 441-8580 Japan;
NP-complete; graph; algorithm; FPGA;
机译:AC〜0电路上的k-子图同构
机译:子图上图同构的恒定深度电路复杂度。
机译:子图上图同构的恒定深度电路复杂度。
机译:数据相关电路用于子图同构问题
机译:针对低功率高性能电路的定制CMOS设计和架构。
机译:用于代谢控制的合成基因回路:设计权衡和约束
机译:子图同构问题的数据相关电路