机译:PARS体系结构:具有通用执行模型的可重构体系结构—其原型处理器的设计和实现
Graduate School of Information Sciences, Hiroshima City University, Hiroshima-shi, 731- 3194 Japan;
reconfigurable architecture; Ⅰ-PARS execution model; general purpose; PARS architecture; design and implementation;
机译:具有可变基数处理元素的基于SDF的灵活且可重新配置的FFT芯片体系结构的设计与实现
机译:部分可重配置处理器的体系结构探索和实现的设计流程
机译:多线程方法在异构可重新配置多处理器架构中减少程序执行时间
机译:可重构体系结构编程的广义执行模型和支持模型的架构
机译:REZ9协处理器系统的指令集体系结构和指令执行单元的设计和实现
机译:系统的生物启发设计过程:具有多模式运动能力的可重构机器人的概念设计和物理原型。
机译:REZ9协处理器系统指令集架构和指令执行单元的设计与实现
机译:用于改进翱翔执行的认知处理硬件元素可重构架构(RaIsE)