机译:CMOS同步时序电路中桥接故障的分析和测试
Graduate School of Engineering, Tokyo Metropolitan University, Hachioji-shi, 192-0397 Japan;
bridging faults; CMOS synchronous sequential circuits; fault analysis; testing;
机译:CMOS电路中反馈桥接故障的电流可测性分析
机译:具有改善的桥接故障检测能力的CMOS自检时序电路的设计
机译:用于I / sub DDQ /测试CMOS电路中的桥接故障的测试生成
机译:组合CMOS电路中的内部反馈桥接故障:分析和测试
机译:测试生成和评估CMOS VLSI电路中的桥接故障。
机译:CMOS图像传感器的电荷域采样读出电路的时间噪声分析
机译:CmOs VLsI电路中桥接故障电流测试的测试生成