首页> 外文期刊>IEICE Transactions on Information and Systems >Effective Domain Partitioning for Multi-Clock Domain IP Core Wrapper Design under Power Constraints
【24h】

Effective Domain Partitioning for Multi-Clock Domain IP Core Wrapper Design under Power Constraints

机译:功率约束下用于多时钟域IP内核封装设计的有效域分区

获取原文
获取原文并翻译 | 示例
           

摘要

The rapid advancement of VLSI technology has made it possible for chip designers and manufacturers to embed the components of a whole system onto a single chip, called System-on-Chip or SoC. SoCs make use of pre-designed modules, called IP-cores, which pr
机译:VLSI技术的飞速发展使芯片设计人员和制造商可以将整个系统的组件嵌入到称为片上系统或SoC的单个芯片中。 SoC利用称为IP核的预先设计的模块,

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号