机译:基于分解自动机的正则表达式匹配电路的设计方法
Department of Computer Science and Electronics, Kyushu Institute of Technology, Iizuka-shi, 820-8502 Japan;
Department of Computer Science and Electronics, Kyushu Institute of Technology, Iizuka-shi, 820-8502 Japan;
Department of Computer Science and Electronics, Kyushu Institute of Technology, Iizuka-shi, 820-8502 Japan;
regular expression; NFA; DFA; MNFAU; FPGA;
机译:基于分解自动机的正则表达式匹配电路的设计方法
机译:正则表达式匹配电路:具有前缀共享和多字符转换的分解式不确定性实现
机译:FPGA上用于正则表达式的模式匹配电路的优化
机译:基于分解自动机的正则表达式匹配电路
机译:低成本,高精度DAC设计基于有序元素匹配和验证对模拟电路的不期望的操作点
机译:OptCircuit:遗传电路计算设计的基于优化的方法
机译:用于FPGA的正则表达式的模式匹配电路的优化