...
机译:用于低计算周期和高能效的递归DFT / IDFT设计的Vlsi架构
Department of Computer Science, National Chiao-Tung University, Hsinchu, 300, Taiwan, R.O.C.;
channel density; high density voice over packet; high throughput; low-computation cycle; power efficiency; recursive dft/idft;
机译:便携式数字无线电Mondiale接收机的递归DFT的低计算周期,高能效和可重构设计
机译:适用于DTMF的新型递归DFT和IDFT算法的低成本,低复杂度和无内存架构
机译:“递归DFT / IDFT算法输入抽取技术设计”的校正
机译:低计算周期和高速递归DFT / IDFT:VLSI算法和体系结构
机译:高性能和高能效3D dram架构的建模和设计。
机译:DCRAM架构的排序过滤的VLSI设计研究
机译:低计算周期和高速递归DFT / IDFT:VLSI算法和体系结构