机译:通过q-Ary无记忆对称信道分析通用线性组上非二进制LDPC码的错误底限
Dept. of Communications and Integrated Systems, Tokyo Institute of Technology, Tokyo, 152-8550 Japan;
Dept. of Communications and Integrated Systems, Tokyo Institute of Technology, Tokyo, 152-8550 Japan;
Dept. of Communications and Integrated Systems, Tokyo Institute of Technology, Tokyo, 152-8550 Japan;
non-binary LDPC code; error floor; q-ary memoryless symmetric channel; belief propagation;
机译:磁记录通道的非二进制LDPC代码:错误基底分析和优化的代码设计
机译:MBIOS通道上非二进制LDPC码的错误底限分析
机译:MBIOS通道上非二进制LDPC码的错误基底分析
机译:q元无记忆对称信道上广义非二进制LDPC码的错误底数分析
机译:从广播频道到低误码率应用的实际LDPC编码系统的设计和分析。
机译:异步离散记忆频道的隐蔽通信的极性代码
机译:通过q元无记忆对称信道分析一般线性组上非二进制LDPC码的错误底限