机译:Viterbi解码器的前瞻ACS计算的硬件高效和低延迟实现
Graduate School of Science and Engineering, Saitama University, Saitama-shi, 338-8570 Japan;
Graduate School of Science and Engineering, Saitama University, Saitama-shi, 338-8570 Japan;
Viterbi decoding; convolutional code; look-ahead computation; high throughput;
机译:高吞吐量速率维特比解码器的硬件高效低延迟架构
机译:使用单个MAP解码器的低延迟Turbo解码器的并发算法和硬件实现
机译:维特比解码器低延迟SMU设计的节能状态交换方案
机译:基于动态截断长度的低延迟,省电的维特比解码器
机译:可重新配置的Turbo编码器/解码器仿真器的高效硬件实现。
机译:高分辨率实时密集光流量传感器Horn-Schunck算法的高效硬件实现
机译:用于高吞吐速率维特比解码器的硬件高效低延迟架构
机译:粒子图像测速。一种新的计算有效的pIV图像解码方法和硬件实现研究