机译:用于高性能和低功耗CPU内核的选择集可调整大小的高速缓存存储器设计
Renesas Technology, Itami-shi, 664-0005 Japan;
resizable cache; selective-sets; hierarchy SRAM; partial swing;
机译:多核CPU上不规则内存流量的缓存仿真:稀疏矩阵乘法性能模型的案例研究
机译:具有可变高速缓存行大小的高性能/低功耗片上存储器路径架构
机译:用于高性能,低功耗实时多核系统的1级缓存锁定
机译:具有先进的垂直STT-MRAM的高可靠性,低功耗非易失性高速缓存,适用于高性能CPU
机译:基于高性能和低功耗磁性材料存储器的高速缓存设计。
机译:通过在多个核和多个CPU上进行分布式搜索改进了肽谱匹配算法
机译:基于高性能和低功耗磁性材料存储器的缓存设计