机译:基于多值异步交织的高吞吐量比特串行LDPC解码器LSI
Research Institute of Electrical Communication, Tohoku University, Sendai-shi, 980-8577 Japan;
Research Institute of Electrical Communication, Tohoku University, Sendai-shi, 980-8577 Japan;
Department of Electrical and Computer Engineering, University of Alberta, Edmonton, AB, T6G 2V4, Canada;
error control coding; LDPC codes; sum-product algorithm; asynchronous data transfer; multiple-valued current-mode circuit;
机译:用于无时钟全并行LDPC解码的低功耗异步交织器
机译:基于x86处理器的高吞吐量多核LDPC解码器
机译:基于Max-Log-QSPA的非二进制LDPC码的高吞吐量基于网格的分层解码架构
机译:LDPC解码器中用于交织的多值双工异步数据传输方案
机译:适用于5G无线的高吞吐量FPGA QC-1DPC解码器架构。
机译:集成MEMS-LSI传感器的48个单端I / O传感器平台LSI的异步串行总线通信网络的电气设计和评估
机译:位串行近似minsum LDpC解码器和FpGa实现
机译:多值异步时序电路的设计