二段階動作合成によるグループ署名回路の早期性能調整法と実装例

摘要

ユーザIDを特定せず認証が行えるグループ署名（匿名認証）を低電力組込み機器等で使用可能とするため，回路実装を行った．回路化では，レイテンシ・動作周波数・回路規模・電力など，多様な搭載機器の設計制約に合わせてアーキテクチャを柔軟に調整できる事が，特に重要な要求事項となった．しかしグループ署名は，多ビット長のべき乗剰余演算や楕円曲線演算が約30～40回組み合わさった演算であるため，標準的回路設計法であるRTL論理合成は無論，より設計抽象度の高いCベース動作合成であっても，マイクロアーキテクチャ自動調整しか行えない．そこで今回，署名演算が非ストリーム処理で通信ネックでない等の特徴を生かし，専用のマクロアーキテクチャ自動合成系を構築した．本手法を利用してASIC実装を行った結果，0．25μmゲートアレーという低コストプロセスのもとでも，3GHz PC S／Wと同等の高速度（署名生成0．135秒@100MHz）を低消費電力（425mW＠100MHz）で達成でき，回路化の効果や設計手法の有用性が確かめられた．