シフト直交実数有限長系列を用いた被積分符号のためのマッチトフィルタの構成

摘要

本論文では，シフトの両端を除いて完全に直交するシフト直交実数有限長系列を用いた被積分符号のためのマッチトフィルタ（MF）の小規模な構成法を提案している.この構成法によればMFの乗算器数，加算器数を系列長をMとしたとき，O（M）からO（log_2 M）に減少できる.その有効性を示すため40万ゲート相当の回路を実装出来るFPGAで試作し，長さ129の場合，従来の構成法に比べ，約47％の回路規模で実現できることを示した.%In this paper, we proposed the compact construction of a matched filter for integrand code, which do not require the high-rate clock pulse in two-valued PWM code, using a real-valued shift-orthogonal finite-length sequence, which has a sharp apreriodic autocorrelation function with zero sidelobes except at left and right shift-ends. This matched filters is implemented on a field programmable gate array (FPGA) corresponding to 400,000 gates. A proposed matched filter of length 129 can be constructed by the circuit scale of about 47% compared with conventional filter.