動的リコンフィギャラブルプロセッサMuCCRA-2βの実機評価

摘要

Dynamically Reconfigurable Processing Array (DRPA) has been received an attention as a flexible and efficient off-loading engine for various types of System-on-Chips (SoCs). Although some devices are commercially available, an evaluation results with real chips have been rarely reported. MuCCRA (Multi-Context Configurable Reconfigurable Architecture) project aims to establish techniques to generate a cost effective low power DRPA for a given target application. MuCCAR-2 is the second prototype chip of MuCCRA project and MuCCRA-2 (3, which includes a PE and reconfiguration mechanism was also taped out as a prototype for evaluation. In this paper, we implemented three kinds of image processing applications on MuCCRA-2 /3, and measured its frequency and power consumption. As a result, in case of executing nega/posi filter at 55.2 MHz of frequency, and of executing two more applications (horizontal smoothing and sepia filter) sequentially at 49.5 MHz, 5.44 mW of power consumption was confirmed at the average.%従来，要求性能を満たす為に，モバイル機器にはCPUと共にASICやFPGAが用いられてきた．しかし，組み込み機器の多機能化，製品サイクルの短縮化バッテリの駆動時間の更なる長期化等が求められてきている現在，ASICやFPGAを用いて全ての要求を満たす事は難しい．これを解決する為に近年では，動的リコンフィギャラブルアーキテクチャの研究が注目されている.MuCCRA（Multi-Context Configurable Reconfigurable Architecture）は，我々がチップレベルから検討を重ね，消費電力を低く抑えたまま性能要求を十分に発揮させる技術を研究する目的の基で，開発している動的リコンフィギャラプルアーキテクチャである．そのプロトタイプチップとして，MuCCRA-2及びMuCCRA-2βは昨年テープアウトをし，今年完成した．本論文では，そのMuCCRA-2β上に様々なアプリケーションを実装し，動作周波数及び消費電力を測定した．その結果，ネガポジ反転を実行した場合，最大55.2MHzで動作し，また更に，水平平滑化及びセピア化の，合計3つのアプリケーションを順に49.5MHzで動作させた場合，コアにおいて平均5.44mWの消費電力が確認できた．