クロック同期回路では、PVTぱらつきが大きくなるにつれて信頼性が低下し、遅延マージンが大きくなってきている。終了検出型の自己同期回路はクロック信号を用いずに演算の終了を検出して次の演算を行う回路であり、PVTばらつきによる遅延変動では誤動作を起こさない。終了検出型の自己同期回路は二線式論理を用いたDCVSLドミノ回路を用いて設計することができるため、この回路の自動設計手法を確立し、プロセッサを設計した。このプロセッサは動的電圧制御を行うことで目標速度に追従させることができる。自己同期型プロセッサは遅延の平均値で動作するため最大遅延よりも速く動作する。このため同期回路と協調して動作させるときは、その時間差が低消費電力化として活用される。%As PVT variations get larger, synchronous circuits are getting less reliable and timing margins are getting larger. Self-timed circuits based on a completion-detection architecture detect completion of each executions. A variation of delay doesn't cause any error in these circuits. DCVSL using dual-rail logic can implement them, so the way to design a processor automatically is established. A processor is designed in this way. It can follow a target speed with dynamic voltage scaling. The operating speed of a self-timed processor is average of delays, so it is faster than the largest delay. This difference of delays is used as power saving when the processor is operated with synchronous circuits.
展开▼