遷移故障に対する診断用テスト生成法

摘要

半導体デバイスの微細化・高速化に伴い，動作タイミングに影響を与える遅延故障に対する故障診断の要求が高まってきている．故障診断結果の候補故障数を少なくするためには．故障診断用テスト生成が重要である．本稿では，遅延故障として遷移故障を対象とし，できるだけ多くの故障ペアを区別する故障診断用テスト生成法を提案する．提案するテスト生成法は，まず既存の与えられた遷移故障検出用テスト集合によって区別できない故障ペアを求める．求めた故障ペアに対して，テスト生成用の付加回路を挿入し，縮退故障用テスト生成ツールを用いてテスト生成を行う．この付加回路はテスト生成時のみ用いるもので，通常のテスト容易化設計（DFT）とは異なる．また,回路の構造を調べることによっても，区別不可能な故障ペアを識別する．提案法の有効性については，ISCASベンチマーク回路に対する実験を行い確認する．%In modern high-speed LSIs, defects that cause timing failure occur often, and thus their detection and diagnosis are getting crucial. In order to reduce candidate faults in fault diagnosis, the quality of diagnostic test patterns must be made high. In this research, we propose a test generation method for diagnosis of transition faults by using stuck-at test generation tool. First, we apply test patterns generated for detection of transition faults and obtain fault pairs that are not distinguished by these test patterns. In order to generate test patterns for distin guishing those indistinguished pairs, we add some logic to the original circuit and use a stuck-at test generation tool. This modified circuit is used during only the test generation process, and thus the method is different from a design-for-testability method. Moreover we identify indistinguishable fault pairs by circuit structure analysis. Experimental results for ISCAS benchmark circuits demonstrate the effectiveness of the proposed method.