リコンフィギャラブルマシンSRC－6におけるDMA転送の最適化手法

摘要

リコンフィギャラブルマシンでは，CPU とFPGA 間のデータ転送がボトルネックになることが多く，転送時間の短縮が求められている．このためSRC－6のDMA転送は複数のオンボードメモリにインタリーブしながらストリーミング処理することが可能となっている．しかし，FPGAの資源制約が大きなアプリケーションでは，インタリーブの前処理としてCPU上でのデータ並べ換えを行う必要がある．本稿では，そのオーバーヘッドを評価し，トレードオフポイントを明らかにした．その結果，1データ列あたリ150KB以下の演算を扱う場合，CPU上で並べ換えをした後インタリープしながらストリーミング処理を行うことで速度向上が実現できることを示した．%DMA transfer between a CPU and an FPGA often becomes a bottleneck of current reconfigurable machines. To mitigate this problem, the DMA transfer of SRC-6 supports streaming processing with a on-board memory interleave. However, as a preprocessing of the interleave, the CPU must reorder the data for applications with severe FPGA resource constraints. This paper empirically evaluates this overhead to reveal the trade-off point. The results show that the speedup is achieved by interleaved streaming DMA when FPGAs treat 150 KB or lower of data per stream.