低エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価

摘要

近年，センサネットワークの普及などにより，電源電圧をトランジスタの閾値以下まで下げた超低電圧プロセッサが注目されている．超低電圧回路は動作周波数が低く，リークエネルギーの割合が大きいなどの特性を持つため，超低電圧動作に適したアーキテクチャ設計が必要となる．本研究では，汎用レジスタのビット幅，本数，パイプライン段数を変化させた8種類のアーキテクチャについて3種類のアプリケーションを実装し，65nmプロセスを想定して面積と消費エネルギー，実行時間を評価した．評価結果より，プロセッサコアの面積低減は電力の削減には重要だが，必ずしも低消費エネルギー化に結びつかないことを示した．%Recently, a subthreshold processor, which operates at below MOSFET threshold voltage, is paid attention to for ultra low power applications, such as sensor nodes. Subthreshold circuits have remarkable characteristics of slow yet ultra low power operation, and hence it is necessary to design a processor architecture tailored for subthreshold operation. We assume three applications and evaluate the area, energy consumption and operation cycle for eight processor architectures in 65nm technology. Experiments show that reducing processor core area is important for power reduction, however it does not always reduce energy consumption.