Thermal Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuits

摘要

Switch thermal noise represents a major limitation on the performance of switched-capacitor circuits. In these circuits, the total noise power can be reduced by increasing the sampling capacitance of the circuits. However, it also increases the settling time, hence requires high-performance opamps. This leads to larger power dissipation. A pole-zero cancellation method can be used to improve the settling time while maintaining the power consumption. This paper describes the noise effects caused by this settling time optimization technique in switched-capacitor amplifiers. Theory and simulation results show that the pole-zero cancellation is highly power-efficient technique, even though it increases the noise power.%スイッチトキヤパシタ回路において、スイッチのオン抵抗はセットリング時間に影響を与えると共に、熱雑音により精度を劣化させるため詳細な解析が求められる。精度についてはサンプリング容量を増やすことでノイズ電力を減らすことが可能であるが、速変を維持するためにはより高連動作可能なオペアンプが要求され消費電力の増加を招く。この間題に対し、スイッチのオン抵抗を考慮したポール・ゼロキャンセル法を用いることで消費電力を増加させずにセットリング時間を大幅に改善できる手法が提案されている。本論文ではこのセットリング時間最適設計技術を適用したスイッチトキヤパシタ回路におけるノイズ評価を行った。その結果、最適設計技術を用いた場合、帯域の増加分と追加した抵抗によりノイズは増加することが明らかとなった。しかしながらノイズの増加よりも帯域の増加の割合のほうが大きくなるため、最適設計技術は電力効率に優れていることが明らかとなった。