半導体工学教育用簡易MOFET作製プロセス

摘要

電界効果トランジスタ（FET）は集積回路の基本構成要素であり、大学の半導体工学教育現軌こおいても主要な履修要素となっている。高い教育効果を得るためには、座学の勉強のみならず、製作実習を行うことが望ましいが、これまでMOS FETを製作するには、クリーンルームやリソグラフイ、フォトマスク、イオン注入などの高額な設備や材料が必要となり、コスト高のため地方大学の教育現場では実施困難なものとなっている。我々は、リソグラフィやイオン注入プロセスを用いず、ゲート絶縁膜に有機ポリマーを用い、塗布法と熱処理、蒸着プロセスのみで高歩留まりでFETを作製できるプロセスを考案した。大学院レベルの半導体工学入門者の実習に最適である。また学部学生のアンケートからも本プロセスの実体験について学生の関心が高いことを明らかにした。