ハイパフォーマンスコアとローバワーコアの組み合わせにおける細粒度動的スリープ制御の実装と評価

摘要

A heterogeneous multi-core processor, which is consists of the combination of fine-grained power gating for split ALU and coarse-grain power gating for cores, is designed and evaluated. Although the high-perfomance core (HP-Core) and the low-power core (LP-Core) run with the same ISA, the HP-Core is a Superscaler with higher clock frequency, compared with the LP-Core. Each core shares 16KB LI Cache and TLB, and is designed using Fujitsu 65nm CMOS technology. As a result, the perfomance of HP-Core increased by 24%. The leakage power is reduced by 46% for executing Dijkstra and Blowfish, while the power comsuption is increased by 63% for Quick Sort and JPEG. Area overhead is 9.2%.%演算器単位の細粒度動的パワーゲーテイングとコア単位の粗粒度パワーゲーテイングをヘテロジニアスマルチコアプロセッサを対象として実装し、評価を行う。ハイパフォーマンスコア（HP-Core）とローバワーコア（LP-Core）は共通のISAで動作するが、HP-Coreはスーパスカラ構成であり、動作周波数も高い。各コアは16KBのL1キャッシュとTLBを持っている。評価はFujitsu 65nmのプロセスルールを用いて、性能、電力、面積とパワーゲーテイングによる面積オーバーヘッドについて行った。この結果、HP-Coreでは24％の性能向上し、Dijkstra、Blowfishではリーク電力を46％削減できたが、Qucik SortとJPEGエンコードでは消費電力が63％増大した。面積オーバヘッドは平均で9．2％であった。