机译:基于虚拟多处理器模型的高速SoC原型设计方法
東京大学大規模システム設計教育研究センター(VDEC) 〒113-8656東京都文京区本郷7-3-1,科学技術振興機構戦略的創造研究推進事業CREST;
東京大学大規模システム設計教育研究センター(VDEC) 〒113-8656東京都文京区本郷7-3-1,科学技術振興機構戦略的創造研究推進事業CREST;
システムオンチップ(SOC); 仮想マルチプロセッサモデル; 高位合成; 高電力効率;
机译:基于虚拟多处理器模型的高速SoC原型设计方法
机译:基于虚拟多处理器模型的高速SoC原型设计方法
机译:基于虚拟多处理器模型的高速SoC原型设计方法
机译:生命周期设计的产品建模设计:第1次报告建模生命周期设计考虑因素
机译:冠状动脉注入乙酰胆碱诱导的猪主,小冠状动脉痉挛模型的建立以及尼泊地洛尔,硝酸异山梨酯和布那唑嗪对模型动物的预防作用研究
机译:秒表自动机Niyol抢先排程No Kijutsu Yukai Model Kensari Ron Kei Sanki Kagaku No Shinka Aratana Kei San Sekaikan Omotomete