再構成回数削減による動的リコンフィギャラブルプロセッサの消費電力削減手法の提案

摘要

近年のモバイル機器の多機能化にともない，モバイル機器をはじめとした組み込みデバイスには高機能化，低消費電力化が求められるようになってきている.これを達成するための一つの手段として動的リコンフィギャラブルプロセッサアレイが注目されている.動的リコンフィギャラブルプロセッサ上で動作するアプリケーションはC言語のような高水準言語を用いて記述する.これまでに多くのコンパイラの開発が行われてきたが，それらの多くは性能に焦点を当てており，消費電力に焦点を当てたコンパイラはこれまでに研究なされていない.そこで，本研究では，動的リコンフィギャラブルプロセッサ向けのコンパイラ用いて消費電力を削減するマッピングアルゴリズムを提案する.既存のマッピング手法に加えて，各Processing Elementの演算の種類，オペランド値の再構成回数を最小に抑えることにより，消費電力を削減することができる.この手法を本研究室で開発している動的リコンフィギャラブルプロセッサのプロトタイプチップであるMuCCRA-3に適用し，評価を行った.通常のマッピングアルゴリズムを適用して生成したアプリケーションとの消費電力の比較を行い，平均して10.6%の電力を削減することができた.%As mobile devices have many functions, these are required to be more performance and low-power computation. Dynamically Reconfigurable Processor Array(DRPA) is received an attention as a way to accomplish these requirements. Applications executed on DRPA is described by high-level programming languages such as C. Despite many compilers for DRPA developed in the past is focused on performance of execution, compiler focused to be low-power execution have not been researched. In this paper, we propose low-power orientetd mapping algorithm for DRPA compiler. Our algorithm can reduce power consumption by minimizing number of re-configuration. Start from existing mapping generated by normal compiler, our algorithm re-maps operations and operands to array of Processing Element not to be exchanged as possible. We evaluated our algorithm using prototype chip of DRPA MuCCRA-3, developed in our laboratory. Compared with normal mapping algorithm, our algorithm can reduce consuming power in 10.6%.