シリコーン樹脂絶縁膜を用いた積層型CMOS回路の作製

摘要

We have demonstrated the inverter operation of stacked-structure CMOS devices using pentacene and ZnO as active layers. The fabrication process of the device is as follows: A top-gate-type ZnO thin-film transistor (TFT), which works as an n-channel transistor, was formed on a glass substrate. Then, a bottom-gate-type pentacene TFT, as a p-channel transistor, was formed on top of the ZnO TFT while sharing a common gate electrode. For both TFTs, solution-processed silicone-resin layers were used as gate dielectric. The stacked-structure CMOS has several advantages of, for example, easiness of active material patterning, compact device area per stage and the short length of the interconnection as compared with the planar configuration in a conventional CMOS circuit.%シリコーン樹脂は低コスト、低温プロセスである塗布法によって成膜が可能である。本研究では、光硬化型シリコーン樹脂をゲート絶縁膜材料として用いて、積層型CMOS回路の作製し、その素子特性を調べた。この積層型構造は、従来の基板に対して平面的に作製したCMOSと比べ、素子表面積の縮小や配線長の短縮、活性層の塗り分けの容易化などといった効果が期待できる。積層型CMOS素子は、最初に基板上にトップゲート構造のZnO-TFT（nチャネル）を作製し、その上にゲート電極を共有したボトムゲート構造のペンタセンーTFT（pチャネル）を積層して作製した。作製した素子は典型的なCMOSインバータ特性を示すことを確認した。