ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法

摘要

Behavioral synthesis automatically generates hardware from C descriptions, and therefore reduces the design time of LSIs significantly. The generated hard ware by behavioral synthesis with these C descriptions untouched, however, most likely leads to insufficient performance, so that manual parallelization of the C descriptions is usually necessary. In this paper, we study a procedure for task-level pipelining, one of such parallelization techniques for C descriptions that can be used for the automation. By applying the proposed procedure manually to the C description for JPEG encoder and performing the task-level pipelining, the execution speed improved by 1.81 times compared to the C description without our technique.%動作合成はC記述からハードウェアを自動合成できるため，LSIの設計期間短縮に効果を発揮する。しかしながら，C記述からそのまま動作合成によって生成されたハードウェアの性能は不十分なことが多く，人手によるC記述の並列化が必要となることが多い．本稿では，そのようなC記述並列化の一種である，タスクレベルパイプライン化の自動化に向けた手続きを検討した．提案する手順を手動によりJPEGエンコーダのC記述に適用してタスクレベルパイプライン化した結果，適用前と比べて性能が1.81倍向上した．